



■ 特征

- 固定的 1/4 占空比模式，最多 384 点
- 低功耗设计，典型条件下电流为 6uA
- 内置 OSC 电路
- 内部 LCD 对比度控制电路
- 集成上电复位电路
- 无需外部组件
- 接口：2 线串口
- 与 TTL / CMOS 兼容
- 高 EMC 抗扰度

■ 应用领域


- 家电产品
- 仪表设备等
- 玩具
- PDA
- 钟表

■ 订单信息

零件号	包装类型	托盘
CN91C4S96	COG	154 /托盘

■ PAD 说明






名称	I/O	功能
SDA	I/O	2 线串行数据输入和输出。漏极开路，并且板上需要一个上拉电阻。
SCL	I	2 线串行时钟输入 CMOS 输入，不需要上拉电阻。
VSS	I	GND
VDD	I	功率
VLCD	I	设置 LCD 偏置电压。它可以直接连接到 VDD，然后通过设置寄存器 EV [3 : 0]来调整内部 LCD 偏置电压。
allseg	I	段模式选择 1 : 96 段模式;正常模式。 0 : 48 段模式只能使用向外的 48 段，但是 ITO 间距可以加倍。此模式对于降低 COG 工艺的难度非常有用。
S0~S95	O	LCD 的 SEGMENT 驱动器输出
C0~C3	O	LCD 的公共驱动器输出



ITO connection sample:
VLCD= VDD
allseg=VDD(96-Seg-Mode)

Die Thickness: 300um
Die Size: 4380 X 580 um²
Bump High: 9um ± 2um
SEG Bump Width: 22um
SEG Bump Space: 18um (96-Seg-Mode)
58um (48-Seg-Mode)
SEG Bump Pitch: 40um (96-Seg-Mode)
80um (48-Seg-Mode)

“allseg” PAD is very important, it defines the SEG ITO pitch.
Please refer to the SEG ITO samples as follows:




Bottom PAD

Left Mark


Right Mark



■ 典型应用电路



■ 框图





■ 绝对最大额定值

参数	符号	评分	单位	备注
电源电压 1	V _{DD}	-0.5 to + 6	V	电源
电源电压 1	V _{LCD}	-0.5 to + 6	V	LCD 驱动电压
输入电压范围	V _{IN}	-0.5 to VDD + 0.5	V	
工作温度范围	T _{opr}	-40 to + 85	°C	
储存温度范围	T _{stg}	-55 to + 125	°C	

■ 电气特性

测试条件：VDD=3.3V, TA = 25 °C，除非另有说明。

参数	符号	最小值	典型值	最大值	单位	条件
VDD 电压范围	VDD	2.7	-	5.5		
VLCD 电压范围	VLCD	2.7	-	5.5	V	LCD 驱动电压
"H" 电平输入电压	VIH	0.8* VDD	-	VDD	V	
"L" 电平输入电压	VIL	VSS	-	0.2*VDD	V	
SDA "L" 电平输出电压	VOL_sda	0	-	0.4	V	Iload=-3mA 无需考虑 COG 面板上的 ITO 电阻。
COM / SEG 导通电阻	RON	-	3	-	kΩ	负载=±10uA
帧频	Fclk	-	80	-	Hz	FR = 80Hz 设定
待机电流	IDD1	-	-	1	uA	显示关闭，振荡关闭
工作电流	IDD2	-	6	20	uA	VDD = 3.3V, Ta = 25, SR =省电模式 1, FR =省电模式 1, 帧反转, FR = 80Hz, 带有 LCD 面板负载。

■ 命令寄存器说明

	7	6	5	4	3	2	1	0
ADSET	C	0	0	P[4:0]				
DISCTL	C	0	1	FR[1:0]		LF	SR[1:0]	
MODSET	C	1	0	ULP	EN	/	/	/
EVRSET	C	1	1	0	0	EV[2:0]		
ICSET	C	1	1	0	1	P[5]	RST	P[6]
BLKCTL	C	1	1	1	0	BF[2:0]		
APCTL	C	1	1	1	1	EV[3]	AON	AOF




名称	默认值	描述
P[6:0]	000000	DDRAM Address. In the write mode, the range of address P [6:0] can be set as 0~5F(Hex). In the read mode, the range of address P [6:0] can be set as 0~62(Hex). Don't specify another address; otherwise address will be set to "000000". Note: The bit P[5] is in the command 'ICSET'.
FR[1:0]	00	Set Frame Frequency for Power Saving. 00, 80Hz, Normal Mode 01, 130Hz Power Save Mode1 10, 64Hz, Power Save Mode2 11, 200Hz, Power Save Mode3
LF	0	Set Line or Frame inverse mode. 0, Line inverse 1, Frame inverse
SR[1:0]	10	Set internal bias current for Power Saving. 00, *0.5, Power Save Mode 1 01, *0.67, Power Save Mode 2 10, *1.0, Normal Mode, default value. 11, *1.8, High Power Mode
ULP	0	Set '1' to enable the Ultra-Low-Power mode, which can decrease total power consumption further more along with 'SR' and 'FR' Power Save Mode.
EN	0	0: disable all blocks on-chip, all com/seg pin will be pulled to GND. 1: enable
EV[3:0]	00000	Adjust resistor divider for LCD contrast setting. 0000, 1.000 * VLCD 0001, 0.975 * VLCD 0010, 0.950 * VLCD 0011, 0.925 * VLCD 0100, 0.900 * VLCD 0101, 0.875 * VLCD 0110, 0.850 * VLCD 0111, 0.825 * VLCD 1000, 0.800 * VLCD 1001, 0.775 * VLCD 1010, 0.750 * VLCD 1011, 0.725 * VLCD 1100, 0.700 * VLCD 1101, 0.675 * VLCD 1110, 0.650 * VLCD 1111, 0.625 * VLCD Note: The bit EV[4] is in the command 'APCTL'.
RST	0	Set '1' to reset all the registers in this table, but it won't reset the display data in the DDRAM.
BF[2:0]	000	Config the blink frequency: 000, No blink. 001, 0.3Hz 010, 0.25Hz 011, 2Hz 100~111, 1Hz
AON: AOFF	00	Config the pixel display 00, All pixels are ON/OFF depending on the data in the display DDRAM. 01, All pixels are OFF regardless of DDRAM data. 10, All pixels are ON regardless of DDRAM data. 11, All pixels are OFF regardless of DDRAM data, the same as '01'.



■ 功能说明

● 命令和数据传输方法

- 1.生成“开始条件”。
- 2.发出从站地址 7C。
- 3.传输命令。
- 4.传输显示数据。
- 5.生成“停止条件”




● 写入显示数据和传输方法

将 R / W 位置 “0” ，进入 “写” 模式。

该设备具有 $96 \times 4 = 384$ 位的显示数据 RAM (DDRAM) 。

		DDRAM address													
		00	01	02	03	04	05	06	07	5DH	5EH	5FH		
BIT	0	a	e	i	m									COM0	
	1	b	f	j	n									COM1	
	2	c	g	k	o									COM2	
	3	d	h	l	p									COM3	
		SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	SEG6	SEG7	SEG93	SEG94	SEG95		


8 位数据将存储在 DDRAM 中。要写入的地址是由地址设置命令指定的地址，并且该地址在每 4 位数据中自动递增。通过连续发送数据，可以将数据连续写入 DDRAM。





● 读取命令注册和传输方法

可以在读取模式下读取命令寄存器。命令寄存器的读取顺序如下所示，与显示数据的读取顺序相似。




命令寄存器地址如下所述。在此模式下可以读取以下寄存器设置。


寄存器	D7	D6	D5	D4	D3	D2	D1	D0	地址
REG1	/	/	/	/	RST	BF[2:0]			60H
REG2	FR[1:0]		SR[1:0]		LF	EN	AON	AOF	61H
REG3	/	/	/	ULP	EV[3:0]			62H	

● 读取显示数据和传输方法

读取模式顺序如下所示



显示数据读取顺序如下所示。





■ 版本修订

日期	版本号	修订说明	修订人
2020.3.9	V1.0	初始数据编写	张松峰

CHIPNORTH